Infineon: Stromspar-Chip in 3D
Infineon zufolge reduzierte das bei einem 65-Nanometer-Halbleiter den Strombedarf zur Schaltung um die Hälfte. Der Ruhestrom sei sogar auf zehn Prozent dessen gesunken, was bisherige Chips benötigen. Infineon-Vorstand Hermann Eul setzte die „bahnbrechende Erfindung“ gleich in eine Produktvision um:
„Das verdoppelt die Energieeffizienz und Batterielaufzeit mobiler Geräte.“
Die neue Bauweise soll zunächst insbesondere für Mobiltelefone und multimediale Anwendungen geeignet sein. Mit 14 Pikosekunden unterbot ein Prototyp den bisherigen Geschwindigkeitsrekord von 20 Pikosekunden um 40 Prozent.
Die Technologie ist unabhängig von der Strukturgröße der Prozessoren. Die Serienreife stellte ein Firmensprecher für das Jahr 2014 in Aussicht. Die neue Chip-Architektur könnte also nach dem 32-Nanometer-Zeitalter kommen.
(bk)