IDF: Intel zeigt nächste Chipgeneration

»Bei Intel gilt nach wie vor das Mooresche Gesetz«, sagte Intel-Chef Paul Otellini, als er gestern auf dem IDF die neuen Chips zeigte, darunter den ersten Silizium-Wafer mit funktionsfähigen SRAM-Chips, deren Transistoren eine Strukturbreite von 22 Nanometern (nm) aufweisen. Die Kapazität beträgt 364 Millionen Bits, wobei man mehr als 2,9 Milliarden Transistoren auf einer fingernagel-großen Fläche untergebracht hat. Ein SRAM-Zelle misst Intel zufolge nur 0,092 Quadratmikrometer.

Vorher steht allerdings zunächst 32-Nanometer-Fertigung an. »Wir haben mit der Produktion des weltweit ersten 32-Nanometer-Prozessors begonnen«, kündigte Otellini an. Die unter dem Codenamen Westmere entwickelten Prozessoren sollen dann die Basis für die neue Mikroarchitektur Sandy Bridge bilden, bei der erstmals ein Grafikkern der sechsten Generation und der Prozessorkern auf einem einzigen Silizium-Chip sitzen. Zudem unterstützt Sandy Bridge den AVX-Befehlssatz, der Fließkommaberechnungen und Multimedia-Anwendungen beschleunigen soll. (Daniel Dubsky)